پیاده سازی الگوریتم استاندارد رمزنگاری پیشرفته ( aes ) بر روی سخت افزار fpga

رمزنگاری نقش مهمی در زمینه امنیت اطلاعات ایفا میکند. اطلاعات حساسی که قرار است درمحیط های باز و نا امن مبادله و یا ذخیره شوندرا میتوان رمز نمود. توابع رمزگذاری، طرح های امضاء، طرح های احراز هویت و غیره از جمله روشهای رمزنگاری هستند. تا قبل از سال 2000 میلادی الگوریتم رمزنگاری des به عنوان الگوریتم استاندارد به طور گسترده در کاربردهای امنیتی مورد استفاده قرار می گرفت. با توجه به ضعف های استاندارد des به خاطر طول کلید کوتاه آن و پیشرفت تکنولوژی پردازنده ها در رمز گشایی، الگوریتم رمزنگاری aes با طول کلیدهای 128و 192و 256 به عنوان استاندارد رمز نگاری در سال 2000 میلادی شناخته شد. از این الگوریتم برای کاربرد های مختلف به صورت سخت افزاری و نرم افزاری استفاده می شود. اما برای افزایش سرعت الگوریتم با محدودیت های سخت افزاری کامپیوتر رو به رو خواهیم شد که این محدودیت ها مانع دستیابی به سرعت بالاست. محدودیتهایی مانند وابستگی داده ها در طول پردازش، خاصیت تک پردازنده ای واجرای پی در پی دستورها باعث می شود که نتوان در پیاده سازی نرم افزاری به سرعت های بالا دست یافت. از آنجایی که سرویس های محرمانه از سطح برنامه های کاربردی فراتر رفته اند، استفاده از الگوریتم رمزنگاری در محیط های پرسر عتی مانند خطوط ارتباطی شبکه، سیستم های vpn و مسیریاب ها به یک چالش جدی پژوهشی تبدیل شده است. در این راستا در کاربردهای پر سرعت می توان با بهره گیری از شتاب دهنده های سخت افزاری به سرعت های بالاتری دست یافت. در طراحی شتاب دهنده های سخت افزاری معمولا از تراشه های قابل پیکره بندی که معروف ترین آنها خانواده fpga هستند استفاده می کنند. هدف از اجرای این پژوهش بررسی استاندارد رمزنگاری پیشرفته و روش های پیاده سازی آن بر روی fpga ها، می باشد. ابتدا انواع الگوریتم های رمزنگاری aes مورد بررسی قرار خواهد گرفت. سپس مدل هایی برای پیاده سازی این الگوریتم بر روی fpga ارائه خواهد شد که از نظر حجم سخت افزار مصرفی و بازدهی کارآمد باشد. در روش ارائه شده که برای کاربردهای پر سرعت طراحی شده است از معماری خط لوله ای10، 20 و40 مرحله ای استفاده شده است. پیاده سازی این طرح بر روی تراشه های cyclone iii وstratix iv از خانواده altera انجام شده است و نتایج بدست آمده گویای صحت عملکرد و کارایی مناسب روش های پیشنهادی می باشد. در این پژوهش به بازدهی gbps776/59 با حداکثرفرکانس پالس ساعت mhz 467 بر روی تراش? stratix iv نائل آمدیم. مقایسه طرح های پیشنهادی با طرح های مشابه گزارش شده نشان از مزیت نسبی آنها دارد. علاوه بر این، تحقیق درباره پروسسور نرم nios ii و نحوه ارتباط سخت افزار aes با آن مورد بررسی قرار گرفته است که در نهایت سیستم رمز نگاری طراحی شد که فایل تصویر ذخیره شده در sd card را رمز می کند. این طرح بر روی سخت افزار stratix iv پیاده سازی شد و مدت زمان لازم برای رمز کردن فایل kb9/76 برابر 738/828 میکرو ثانیه و برای فایلkb 192 برابر 33/1 میلی ثانیه اندازه گیری شد. بازده این سیستم برابر mbps 891 می باشد.